Barefoot Networks过去几年一直致力于通过其Tofino以太网ASIC和P4可编程语言将可编程性推向网络，以满足人们对带宽、功能不断增长的需求和解决人工智能、机器学习等新工作负载问题。

根据Barefoot产品，业务和战略副总裁Ed Doe的说法，二十多年来的ASIC一直是固定功能芯片，只能做一个功能。然而，超大规模和企业数据中心未来的趋势是在硅和特定领域架构中实现更高的可编程性。为帮助系统更好地处理特定任务，GPU和数字信号处理器的重要性日益增加，现在有一些技术，如Tensor处理单元，可以解决AI工作负载问题。

英特尔和赛灵思还推动了现场可编程门阵列（FPGA）的开发，这些芯片可以通过软件进行重新编程。

“在过去的20年里，网络相对停滞不前; 我们仍在使用TCP和IP，“Doe说，“但我认为1994年很多人都不知道今天的互联网会是什么。还有许多新的下一代工作负载……需要大量的机器学习，人工智能，推理和培训，因此今天的网络必须有所改变才能真正完成这些工作。“

Barefoot的目标是利用以太网芯片Tofino来解决这一挑战，并且现在该芯片已被思科系统（在其Nexus 3400交换机中）、Arista Networks（在7170系列交换机中）等顶级网络供应商和谷歌，阿里巴巴和腾讯这样的超大规模互联网公司采用。

Tofino 2

现在这家公司正在推出Tofino 2，这是下一代可编程开关芯片，通过7纳米制造工艺制造，为了满足更多的公司和工作负载需求，将提供三个不同的系列。与其16纳米的前身一样，Tofino 2利用Barefoot的Pisa架构，并使用P4可编程语言实现数据包转发平面的编程。该公司于9月推出了P4 Studio，这是一个软件开发环境，旨在帮助推动可编程转发平面的采用。

Tofino 2将于明年上半年开始提供样品。

“在网络方面，从来没有这种灵活的，可编程的领域特定架构的概念，用一种语言，一个编译器，一个给定网络特性的架构，为网络提供了真正的灵活性，”Doe说。

他表示，速度和带宽是推动网络可扩展性需求的关键驱动因素。现在的趋势是高速网络，高达100千兆以太网和400GbE到2020年将成为市场的主要部分。Tofino芯片将有助于满足更多带宽和更低延迟的需求，对于机器学习培训和推理等工作负载，高带宽和低延迟需求将越来越大。包括存储级内存（SCM）在内的新兴内存技术也在推动网络朝更大，更具可扩展的方向发展。

Doe说，拥有可编程的网络来适应快速变化的需求是至关重要的。他还提出了这样的想法，即在性能，成本和功能方面需要权衡更大的可编程性和灵活性。他说，事实上，与使用固定功能ASIC的相同交换机相比，由Tofino芯片驱动的交换机在路由等领域的性能提高了21％，每瓦性能提高了53％。

就Tofino 2可以实现的端口容量而言，Barefoot Network表示，单个芯片上最多可支持32个400千兆以太网端口（400 GbE）。并且可以在单个芯片上支持多个以太网速度，最高可达256x10 / 25 / 50GE端口。模块化架构设计支持快速集成未来的112G SerDes和硅光技术。支持SPRINT - Barefoot业界领先的INT解决方案。

新的Tofino 2 ASIC提供高达12.8 Tb / s的交换处理能力，相比之下，最初的Tofino ASIC提供6.5 Tb / s的处理能力。

三个Tofino芯片系列

新芯片也将分为三个系列（第一个Tofino芯片有一个系列）。M系列针对的是主流企业和数据中心脊柱和叶架构。U系列针对高容量和高功能环境，例如面向服务提供商的5G和边缘计算、具有机器学习和深度学习结构，负载平衡器和防火墙的下一代存储功能。

H系列针对缩小的超大规模环境进行了功率和效率优化，这些环境具有较低的复杂性并且需要低延迟。

Doe表示，新芯片系列将帮助Barefoot扩大其在超大规模环境以及电信公司和服务提供商中的覆盖范围。他说，新功能的引入和P4编程语言的支持是Barefoot与其他公司的关键区别，他们将这种情况与GPU制造商Nvidia和Advanced Micro Devices的情况进行了比较。在开发CUDA等技术之前，GPU主要用于PC中的图形作业。

“但当他们用编程语言打开它时，他们就可以将它扩展到许多新的新兴市场，比如虚拟现实、增强现实（AR）、高性能计算（HPC）和大数据，”Doe说。

原文链接：
https://www.eweek.com/networking/barefoot-expands-reach-with-tofino-2-network-chips